2022-09-10 11:54:28 +01:00
|
|
|
|
|
|
|
#if defined(CAMERA_MODEL_WROVER_KIT)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 21
|
|
|
|
#define SIOD_GPIO_NUM 26
|
|
|
|
#define SIOC_GPIO_NUM 27
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 35
|
|
|
|
#define Y8_GPIO_NUM 34
|
|
|
|
#define Y7_GPIO_NUM 39
|
|
|
|
#define Y6_GPIO_NUM 36
|
|
|
|
#define Y5_GPIO_NUM 19
|
|
|
|
#define Y4_GPIO_NUM 18
|
|
|
|
#define Y3_GPIO_NUM 5
|
|
|
|
#define Y2_GPIO_NUM 4
|
|
|
|
#define VSYNC_GPIO_NUM 25
|
|
|
|
#define HREF_GPIO_NUM 23
|
|
|
|
#define PCLK_GPIO_NUM 22
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_ESP_EYE)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 4
|
|
|
|
#define SIOD_GPIO_NUM 18
|
|
|
|
#define SIOC_GPIO_NUM 23
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 36
|
|
|
|
#define Y8_GPIO_NUM 37
|
|
|
|
#define Y7_GPIO_NUM 38
|
|
|
|
#define Y6_GPIO_NUM 39
|
|
|
|
#define Y5_GPIO_NUM 35
|
|
|
|
#define Y4_GPIO_NUM 14
|
|
|
|
#define Y3_GPIO_NUM 13
|
|
|
|
#define Y2_GPIO_NUM 34
|
|
|
|
#define VSYNC_GPIO_NUM 5
|
|
|
|
#define HREF_GPIO_NUM 27
|
|
|
|
#define PCLK_GPIO_NUM 25
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_ESP32S3_EYE)
|
|
|
|
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 15
|
|
|
|
#define SIOD_GPIO_NUM 4
|
|
|
|
#define SIOC_GPIO_NUM 5
|
|
|
|
|
|
|
|
#define Y2_GPIO_NUM 11
|
|
|
|
#define Y3_GPIO_NUM 9
|
|
|
|
#define Y4_GPIO_NUM 8
|
|
|
|
#define Y5_GPIO_NUM 10
|
|
|
|
#define Y6_GPIO_NUM 12
|
|
|
|
#define Y7_GPIO_NUM 18
|
|
|
|
#define Y8_GPIO_NUM 17
|
|
|
|
#define Y9_GPIO_NUM 16
|
|
|
|
|
|
|
|
#define VSYNC_GPIO_NUM 6
|
|
|
|
#define HREF_GPIO_NUM 7
|
|
|
|
#define PCLK_GPIO_NUM 13
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_M5STACK_PSRAM)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM 15
|
|
|
|
#define XCLK_GPIO_NUM 27
|
|
|
|
#define SIOD_GPIO_NUM 25
|
|
|
|
#define SIOC_GPIO_NUM 23
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 19
|
|
|
|
#define Y8_GPIO_NUM 36
|
|
|
|
#define Y7_GPIO_NUM 18
|
|
|
|
#define Y6_GPIO_NUM 39
|
|
|
|
#define Y5_GPIO_NUM 5
|
|
|
|
#define Y4_GPIO_NUM 34
|
|
|
|
#define Y3_GPIO_NUM 35
|
|
|
|
#define Y2_GPIO_NUM 32
|
|
|
|
#define VSYNC_GPIO_NUM 22
|
|
|
|
#define HREF_GPIO_NUM 26
|
|
|
|
#define PCLK_GPIO_NUM 21
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_M5STACK_V2_PSRAM)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM 15
|
|
|
|
#define XCLK_GPIO_NUM 27
|
|
|
|
#define SIOD_GPIO_NUM 22
|
|
|
|
#define SIOC_GPIO_NUM 23
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 19
|
|
|
|
#define Y8_GPIO_NUM 36
|
|
|
|
#define Y7_GPIO_NUM 18
|
|
|
|
#define Y6_GPIO_NUM 39
|
|
|
|
#define Y5_GPIO_NUM 5
|
|
|
|
#define Y4_GPIO_NUM 34
|
|
|
|
#define Y3_GPIO_NUM 35
|
|
|
|
#define Y2_GPIO_NUM 32
|
|
|
|
#define VSYNC_GPIO_NUM 25
|
|
|
|
#define HREF_GPIO_NUM 26
|
|
|
|
#define PCLK_GPIO_NUM 21
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_M5STACK_WIDE)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM 15
|
|
|
|
#define XCLK_GPIO_NUM 27
|
|
|
|
#define SIOD_GPIO_NUM 22
|
|
|
|
#define SIOC_GPIO_NUM 23
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 19
|
|
|
|
#define Y8_GPIO_NUM 36
|
|
|
|
#define Y7_GPIO_NUM 18
|
|
|
|
#define Y6_GPIO_NUM 39
|
|
|
|
#define Y5_GPIO_NUM 5
|
|
|
|
#define Y4_GPIO_NUM 34
|
|
|
|
#define Y3_GPIO_NUM 35
|
|
|
|
#define Y2_GPIO_NUM 32
|
|
|
|
#define VSYNC_GPIO_NUM 25
|
|
|
|
#define HREF_GPIO_NUM 26
|
|
|
|
#define PCLK_GPIO_NUM 21
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_M5STACK_ESP32CAM)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM 15
|
|
|
|
#define XCLK_GPIO_NUM 27
|
|
|
|
#define SIOD_GPIO_NUM 25
|
|
|
|
#define SIOC_GPIO_NUM 23
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 19
|
|
|
|
#define Y8_GPIO_NUM 36
|
|
|
|
#define Y7_GPIO_NUM 18
|
|
|
|
#define Y6_GPIO_NUM 39
|
|
|
|
#define Y5_GPIO_NUM 5
|
|
|
|
#define Y4_GPIO_NUM 34
|
|
|
|
#define Y3_GPIO_NUM 35
|
|
|
|
#define Y2_GPIO_NUM 17
|
|
|
|
#define VSYNC_GPIO_NUM 22
|
|
|
|
#define HREF_GPIO_NUM 26
|
|
|
|
#define PCLK_GPIO_NUM 21
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_M5STACK_UNITCAM)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM 15
|
|
|
|
#define XCLK_GPIO_NUM 27
|
|
|
|
#define SIOD_GPIO_NUM 25
|
|
|
|
#define SIOC_GPIO_NUM 23
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 19
|
|
|
|
#define Y8_GPIO_NUM 36
|
|
|
|
#define Y7_GPIO_NUM 18
|
|
|
|
#define Y6_GPIO_NUM 39
|
|
|
|
#define Y5_GPIO_NUM 5
|
|
|
|
#define Y4_GPIO_NUM 34
|
|
|
|
#define Y3_GPIO_NUM 35
|
|
|
|
#define Y2_GPIO_NUM 32
|
|
|
|
#define VSYNC_GPIO_NUM 22
|
|
|
|
#define HREF_GPIO_NUM 26
|
|
|
|
#define PCLK_GPIO_NUM 21
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_AI_THINKER)
|
|
|
|
#define PWDN_GPIO_NUM 32
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 0
|
|
|
|
#define SIOD_GPIO_NUM 26
|
|
|
|
#define SIOC_GPIO_NUM 27
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 35
|
|
|
|
#define Y8_GPIO_NUM 34
|
|
|
|
#define Y7_GPIO_NUM 39
|
|
|
|
#define Y6_GPIO_NUM 36
|
|
|
|
#define Y5_GPIO_NUM 21
|
|
|
|
#define Y4_GPIO_NUM 19
|
|
|
|
#define Y3_GPIO_NUM 18
|
|
|
|
#define Y2_GPIO_NUM 5
|
|
|
|
#define VSYNC_GPIO_NUM 25
|
|
|
|
#define HREF_GPIO_NUM 23
|
|
|
|
#define PCLK_GPIO_NUM 22
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_TTGO_T_CAMERA_V05)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 32
|
|
|
|
#define SIOD_GPIO_NUM 13
|
|
|
|
#define SIOC_GPIO_NUM 12
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 39
|
|
|
|
#define Y8_GPIO_NUM 36
|
|
|
|
#define Y7_GPIO_NUM 23
|
|
|
|
#define Y6_GPIO_NUM 18
|
|
|
|
#define Y5_GPIO_NUM 15
|
|
|
|
#define Y4_GPIO_NUM 4
|
|
|
|
#define Y3_GPIO_NUM 14
|
|
|
|
#define Y2_GPIO_NUM 5
|
|
|
|
#define VSYNC_GPIO_NUM 27
|
|
|
|
#define HREF_GPIO_NUM 25
|
|
|
|
#define PCLK_GPIO_NUM 19
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_TTGO_T_CAMERA_V16)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 4
|
|
|
|
#define SIOD_GPIO_NUM 18
|
|
|
|
#define SIOC_GPIO_NUM 23
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 36
|
|
|
|
#define Y8_GPIO_NUM 15
|
|
|
|
#define Y7_GPIO_NUM 12
|
|
|
|
#define Y6_GPIO_NUM 39
|
|
|
|
#define Y5_GPIO_NUM 35
|
|
|
|
#define Y4_GPIO_NUM 14
|
|
|
|
#define Y3_GPIO_NUM 13
|
|
|
|
#define Y2_GPIO_NUM 34
|
|
|
|
#define VSYNC_GPIO_NUM 5
|
|
|
|
#define HREF_GPIO_NUM 27
|
|
|
|
#define PCLK_GPIO_NUM 25
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_TTGO_T_CAMERA_V162)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 4
|
|
|
|
#define SIOD_GPIO_NUM 18
|
|
|
|
#define SIOC_GPIO_NUM 23
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 36
|
|
|
|
#define Y8_GPIO_NUM 37
|
|
|
|
#define Y7_GPIO_NUM 38
|
|
|
|
#define Y6_GPIO_NUM 39
|
|
|
|
#define Y5_GPIO_NUM 35
|
|
|
|
#define Y4_GPIO_NUM 14
|
|
|
|
#define Y3_GPIO_NUM 13
|
|
|
|
#define Y2_GPIO_NUM 34
|
|
|
|
#define VSYNC_GPIO_NUM 5
|
|
|
|
#define HREF_GPIO_NUM 27
|
|
|
|
#define PCLK_GPIO_NUM 25
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_TTGO_T_CAMERA_V17)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 32
|
|
|
|
#define SIOD_GPIO_NUM 13
|
|
|
|
#define SIOC_GPIO_NUM 12
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 39
|
|
|
|
#define Y8_GPIO_NUM 36
|
|
|
|
#define Y7_GPIO_NUM 23
|
|
|
|
#define Y6_GPIO_NUM 18
|
|
|
|
#define Y5_GPIO_NUM 15
|
|
|
|
#define Y4_GPIO_NUM 4
|
|
|
|
#define Y3_GPIO_NUM 14
|
|
|
|
#define Y2_GPIO_NUM 5
|
|
|
|
#define VSYNC_GPIO_NUM 27
|
|
|
|
#define HREF_GPIO_NUM 25
|
|
|
|
#define PCLK_GPIO_NUM 19
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_TTGO_T_CAMERA_MINI)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 32
|
|
|
|
#define SIOD_GPIO_NUM 13
|
|
|
|
#define SIOC_GPIO_NUM 12
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 39
|
|
|
|
#define Y8_GPIO_NUM 36
|
|
|
|
#define Y7_GPIO_NUM 38
|
|
|
|
#define Y6_GPIO_NUM 37
|
|
|
|
#define Y5_GPIO_NUM 15
|
|
|
|
#define Y4_GPIO_NUM 4
|
|
|
|
#define Y3_GPIO_NUM 14
|
|
|
|
#define Y2_GPIO_NUM 5
|
|
|
|
#define VSYNC_GPIO_NUM 27
|
|
|
|
#define HREF_GPIO_NUM 25
|
|
|
|
#define PCLK_GPIO_NUM 19
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_TTGO_T_CAMERA_PLUS)
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 4
|
|
|
|
#define SIOD_GPIO_NUM 18
|
|
|
|
#define SIOC_GPIO_NUM 23
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 36
|
|
|
|
#define Y8_GPIO_NUM 37
|
|
|
|
#define Y7_GPIO_NUM 38
|
|
|
|
#define Y6_GPIO_NUM 39
|
|
|
|
#define Y5_GPIO_NUM 35
|
|
|
|
#define Y4_GPIO_NUM 26
|
|
|
|
#define Y3_GPIO_NUM 13
|
|
|
|
#define Y2_GPIO_NUM 34
|
|
|
|
#define VSYNC_GPIO_NUM 5
|
|
|
|
#define HREF_GPIO_NUM 27
|
|
|
|
#define PCLK_GPIO_NUM 25
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_TTGO_T_JOURNAL)
|
|
|
|
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM 15
|
|
|
|
#define SIOD_GPIO_NUM 4
|
|
|
|
#define SIOC_GPIO_NUM 5
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 16
|
|
|
|
#define Y8_GPIO_NUM 17
|
|
|
|
#define Y7_GPIO_NUM 18
|
|
|
|
#define Y6_GPIO_NUM 12
|
|
|
|
#define Y5_GPIO_NUM 10
|
|
|
|
#define Y4_GPIO_NUM 8
|
|
|
|
#define Y3_GPIO_NUM 9
|
|
|
|
#define Y2_GPIO_NUM 11
|
|
|
|
#define VSYNC_GPIO_NUM 6
|
|
|
|
#define HREF_GPIO_NUM 7
|
|
|
|
#define PCLK_GPIO_NUM 13
|
|
|
|
|
|
|
|
#elif defined(CAMERA_MODEL_TTGO_T_CAM_SIM)
|
|
|
|
|
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM 18
|
|
|
|
#define XCLK_GPIO_NUM 14
|
|
|
|
#define SIOD_GPIO_NUM 4
|
|
|
|
#define SIOC_GPIO_NUM 5
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM 15
|
|
|
|
#define Y8_GPIO_NUM 16
|
|
|
|
#define Y7_GPIO_NUM 17
|
|
|
|
#define Y6_GPIO_NUM 12
|
|
|
|
#define Y5_GPIO_NUM 10
|
|
|
|
#define Y4_GPIO_NUM 8
|
|
|
|
#define Y3_GPIO_NUM 9
|
|
|
|
#define Y2_GPIO_NUM 11
|
|
|
|
#define VSYNC_GPIO_NUM 6
|
|
|
|
#define HREF_GPIO_NUM 7
|
|
|
|
#define PCLK_GPIO_NUM 13
|
|
|
|
|
|
|
|
#define PWR_ON_PIN 1
|
|
|
|
#define PCIE_PWR_PIN 48
|
|
|
|
#define PCIE_RST_PIN 48
|
|
|
|
#define PCIE_TX_PIN 45
|
|
|
|
#define PCIE_RX_PIN 46
|
|
|
|
#define PCIE_LED_PIN 21
|
|
|
|
#else
|
2022-09-10 12:20:24 +01:00
|
|
|
#define PWDN_GPIO_NUM -1
|
|
|
|
#define RESET_GPIO_NUM -1
|
|
|
|
#define XCLK_GPIO_NUM -1
|
|
|
|
#define SIOD_GPIO_NUM -1
|
|
|
|
#define SIOC_GPIO_NUM -1
|
|
|
|
|
|
|
|
#define Y9_GPIO_NUM -1
|
|
|
|
#define Y8_GPIO_NUM -1
|
|
|
|
#define Y7_GPIO_NUM -1
|
|
|
|
#define Y6_GPIO_NUM -1
|
|
|
|
#define Y5_GPIO_NUM -1
|
|
|
|
#define Y4_GPIO_NUM -1
|
|
|
|
#define Y3_GPIO_NUM -1
|
|
|
|
#define Y2_GPIO_NUM -1
|
|
|
|
#define VSYNC_GPIO_NUM -1
|
|
|
|
#define HREF_GPIO_NUM -1
|
|
|
|
#define PCLK_GPIO_NUM -1
|
2022-09-10 11:54:28 +01:00
|
|
|
#endif
|